等离子蚀刻基材表面是在等离子蚀刻过程中，通过处理气体的作用，被蚀刻物会变成气相。处理气体和基体物质被真空泵抽出，表面连续被新鲜的处理气体覆盖，从而达到蚀刻的目的。
在芯片的生产中，等离子蚀刻主要用来对基材表面进行粗化，以增强镀层与基材的结合力。在下一代较为先进的封装技术--化学镀镍磷制作埋嵌电阻工艺研究中，等离子蚀刻能够对FR-4或是PI表面进行粗化，从而增强FR-4、PI与镍磷电阻层的结合力。
化学镀镍磷制作埋嵌电阻工艺有以下六个主要工艺步骤：
(1)使用传统的生产工艺方法制作出所需的线路图形；
(2)使用等离子体蚀刻对基材表面进行粗化；
(3)然后对使用钯活化的方法对基材表面活化；
(4)进行贴干膜、曝光显影，把需要制作电阻的地方显影出来；
(5)紧接着使用化学镀镍磷的方法进行埋嵌电阻的制作；
(6)最后，退去干膜。
通过实验研究可知，通过等离子处理的基材表面电阻层的结合力更好。特别是需要在PI基材上进行埋嵌电阻的制作时，等离子处理的效果更好。并且使用等离子处理过的基材表面具有一定的活化官能团，从而有助于制作埋嵌电阻的化学反应。
可知，经过等离子处理的基材表面，在经过退膜工序后，镍磷电阻层与基材表面的结合力完好无损；而没有经过等离子处理的基材表面，在经过退膜工序后，镍磷电阻层不能与基材很好的结合，电阻层几乎全部脱落。
