CST92P12 是一颗高集成度的低功耗蓝牙 SOC 芯片，基于低功耗蓝牙 5.0 协议栈。该芯片采用双核架构， 内置 32 位 RISC MCU 与 8 位 51 MCU。 RISC MCU 主要实现蓝牙协议处理， 51 MCU 主要实现用户应用程序。
内核架构
高性能的32位RISC CPU
- 32位MCU
- 80KB MaskROM
- 8KB指令RAM，运行补丁程序
- 1T增强型51 MCU
- 16KB指令RAM
- 256字节IRAM
存储器
12KB Data SRAM
2KB OTP
2.4G收发器
单端RFIO
接收灵敏度-93dBm
支持1Mbps数据传输速率
发射功率-5~+5dBm
功耗
连接模式62uA （连接间隔300ms）
广播模式60uA （广播间隔1s）
睡眠模式620nA（32kHz RC OSC， sleep timer and register ON）
发射模式18mA
接收模式17mA
振荡器
支持24M XTAL
外设特性
2个标准51定时器
10个双向I/O口
1个UART接口
1个I2C接口
1个SPI接口
2个PWM输出
1个10位ADC
